Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Deniziak, S." wg kryterium: Autor


Wyświetlanie 1-13 z 13
Tytuł:
Kosynteza systemów dynamicznie rekonfigurowalnych reprezentowanych przez warunkowe grafy zadań
Co-synthesis of dynamically reconfigurable SOPC systems described by conditional task graphs
Autorzy:
Czarnecki, R.
Deniziak, S.
Tematy:
kosynteza
dynamiczna rekonfiguracja
FPGA
warunkowy graf zadań
co-synthesis
dynamic reconfiguration
conditional task graph
Pokaż więcej
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Dekompozycja funkcji logicznych metodą rozwojowego programowania genetycznego
Functional decomposition of logical functions using developmental genetic programming
Autorzy:
Deniziak, S.
Wieczorek, K.
Tematy:
dekompozycja funkcji logicznych
rozwojowe programowanie genetyczne
układy FPGA
functional decomposition
developmental genetic programming
FPGA devices
Pokaż więcej
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Dekompozycja funkcjonalna z wbudowanym kodowaniem wejść dla układów FPGA opartych o komórki LUT
An Integrated Input Encoding and Symbolic Functional Decomposition for LUT-Based FPGAs
Autorzy:
Deniziak, S.
Wiśniewski, M.
Tematy:
dekompozycja funkcji symbolicznych
FPGA
synteza logiczna
functional decomposition
logic synthesis
Pokaż więcej
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza bezkolizyjnych sieci jednoukładowych dla systemów wbudowanych
Contention-free and application-specific Network-on-Chip generation for embedded systems
Autorzy:
Tomaszewski, R.
Deniziak, S.
Tematy:
systemy wbudowane
sieci jednoukładowe NoC
generowanie topologii
szeregowanie zadań i transmisji
embedded systems
Network on Chip (NoC)
topology generation
computation and communication scheduling
Pokaż więcej
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-13 z 13

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies

    Prześlij opinię

    Twoje opinie są dla nas bardzo ważne i mogą być niezwykle pomocne w pokazaniu nam, gdzie możemy dokonać ulepszeń. Bylibyśmy bardzo wdzięczni za poświęcenie kilku chwil na wypełnienie krótkiego formularza.

    Formularz