- Tytuł:
- Low Power and Improved Speed Montgomery Multiplier using Universal Building Blocks
- Autorzy:
-
Velrajkumar, P.
Senthilpari, C.
Francisca, J. Sheela
Raj, T. Nirmal - Tematy:
-
FPGA
model sim
power dissipation
speed
universal logic - Pokaż więcej
- Data publikacji:
- 2019
- Wydawca:
- Polska Akademia Nauk. Czytelnia Czasopism PAN
- Dostawca treści:
- Biblioteka Nauki
Artykuł